近日,学院钱鹤、吴华强研究团队,尹首一教授、魏少军教授及香港科技大学涂锋斌教授团队的研究成果荣膺《半导体学报》评选的2023年度“中国半导体十大研究进展”!
全球首款可片上学习的忆阻器存算一体芯片
入选理由
2024.2.5
清华大学钱鹤、吴华强研究团队在国际上首次实现了全系统集成、支持高效片上学习的忆阻器存算一体芯片,通过一种基于符号和阈值的权重更新算法及硬件架构,解决了传统CMOS电路与忆阻器适配性差的问题,并使芯片在增量学习任务中的功耗仅有传统硬件的1/35,为边缘端人工智能硬件平台提供了一种新的高能效解决方案。
该成果发表于《科学》杂志(Science, 2023, 381: 1205–1211)。
探究超越冯氏架构能效的新机制是后摩尔时代芯片发展的核心科学问题。近年来,生成式人工智能的快速发展对智能设备的学习能力和能效提出了新要求。基于传统计算系统进行神经网络模型训练时,数据在计算单元和存储单元间来回搬运,由此导致的高能耗问题限制了在线学习在边缘智能设备上的实现,极大影响了设备在复杂场景下的推理决策能力。
忆阻器是一种新型纳米器件,基于忆阻器的存算一体技术可以实现高能效神经形态芯片。忆阻器融合存储与计算,突破传统架构对算力的限制,令高效片上在线学习成为可能,然而,全系统集成的、支持高效片上学习的存算一体芯片仍未问世。
针对这一挑战,清华大学集成电路学院/北京集成电路高精尖创新中心的钱鹤、吴华强教授团队首次提出适配忆阻器片上学习的新型通用算法和架构(STELLAR),有效实现大规模模拟型忆阻器阵列与CMOS的单片三维集成,研制出全球首颗全系统集成的、支持高效片上学习的存算一体芯片。该芯片包含支持完整片上学习所必须的全部电路模块,成功完成图像分类、语音识别和控制任务等多种片上增量学习功能验证。相同任务下,该芯片实现片上学习的能耗仅为先进工艺下专用集成电路(ASIC)系统的3%,展示出高适应性、高能效、高通用性、高准确率等特点,有效强化了智能设备在实际应用场景下的学习适应能力。本工作通过算法、架构、集成方式的全流程协同创新,揭示了人工智能时代下存算一体芯片边缘学习的新范式,为突破冯·诺依曼传统计算架构下的能效瓶颈提供了一种创新发展路径。
研究成果于2023年9月15日以“Edge Learning Using a Fully Integrated Neuro-Inspired Memristor Chip”为题发表在《Science》[381(6663): 1205-1211],姚鹏、张文彬为共同第一作者,吴华强教授、高滨副教授为共同通讯作者。
可重构数字存算一体AI芯片
入选理由
2024.2.5
清华大学尹首一教授、魏少军教授及香港科技大学涂锋斌教授团队提出可兼顾能效、精度和灵活性的AI芯片新范式——可重构数字存算一体架构,设计出国际首款面向通用云端高算力场景的存算一体AI芯片ReDCIM(Reconfigurable Digital Computing-In-Memory)。该芯片首次在存算一体架构上支持高精度浮点与整数计算,可满足数据中心级的云端AI推理和训练等各种应用场景需求。
该成果发表于集成电路领域顶级期刊IEEE Journal of Solid–State Circuits(JSSC, Volume: 58, Issue: 1, January 2023)。
随着人工智能(Artificial Intelligence, AI)技术的发展,模型规模不断增加,带来巨大的算力和存储需求。大量频繁的访存使AI芯片的能效严重受限于冯诺依曼瓶颈问题。存算一体(Compute-In-Memory,CIM)架构可直接在存储器内完成计算,消除了计算和存储间的频繁访问,被认为是一种能够突破冯诺依曼瓶颈的高能效AI计算架构。然而,目前大多数存算一体AI芯片是基于模拟计算架构设计的。它们的模拟计算误差限制了计算精度,固定的存算通路限制了功能灵活性。这使得模拟存算一体架构只适合计算精度要求不高、功能灵活性要求不高、更注重低功耗的边缘端AI场景,而不适合对算力、能效、精度和灵活性同时具有很高要求的云端AI场景。随着高精度大规模AI模型不断涌现,在数据中心等云端AI场景进行训练和推理的算力需求日益增长。因此云端AI芯片的研究极具前景,亟需革新的AI芯片计算范式。
清华大学集成电路学院尹首一教授、魏少军教授团队提出可兼顾能效、精度和灵活性的AI芯片新范式,可重构数字存算一体架构,设计出国际首款面向通用云端高算力场景的存算一体AI芯片ReDCIM(Reconfigurable Digital CIM)。
该芯片首次在存算一体架构上支持高精度浮点与整数计算,可满足数据中心级的云端AI推理和训练等各种需求。该研究成果于2023年1月,以“ReDCIM: Reconfigurable Digital Computing-In-Memory Processor With Unified FP/INT Pipeline for Cloud AI Acceleration”为题,发表于集成电路领域顶级期刊IEEE Journal of Solid-State Circuits(JSSC)。清华大学尹首一教授为论文通讯作者,香港科技大学涂锋斌教授为论文第一作者,香港科技大学谢源教授为论文共同作者。